PAT-NO: JP402005292A

DOCUMENT-IDENTIFIER: JP 02005292 A

TITLE: SEMICONDUCTOR MEMORY

PUBN-DATE: January 10, 1990

INVENTOR-INFORMATION:
NAME
OHATA, KENICHI
YAMAGUCHI, KUNIHIKO
KANETANI, KAZUO
NANBU, HIROAKI

ASSIGNEE-INFORMATION:

NAME COUNTRY
HITACHI LTD N/A
HITACHI DEVICE ENG CO LTD N/A

APPL-NO: JP63153851

APPL-DATE: June 22, 1988

INT-CL (IPC): G11C011/41

US-CL-CURRENT: 365/174

ABSTRACT:

PURPOSE: To avoid the increase of the chip area even though a word line or a bit line is divided into plural pieces by driving ≥2 cell arrays with a single decoder.

CONSTITUTION: A semiconductor memory contains plural divided cell arrays CA1-CA4, i.e., these arrays are divided into four pieces in the word direction.

In such a case, a row decoder XDEC1 is set at the center part of a chip and the wiring is executed between the XDEC1 and row drivers XD1 and XD2 through cell arrays CA2 and CA3. Then the emitters of transistors TR Q11 and Q21 are connected in common to each other and the XDEC1 is connected to these emitters. Thus the XDEC1 switches the drive current of both TR Q11 and Q21 according to the address signal and drives the arrays CA1-CA4 with the signals taken out of a collector. Thus the increase of the chip area is virtually avoided despite the division of an array.

COPYRIGHT: (C) 1990, JPO& Japio

⑫ 公 開 特 許 公 報 (A) 平2-5292

Sint. Cl. 5

識別記号

庁内整理番号

. 匈公開 平成2年(1990)1月10日

G 11 C 11/41

8522-5B G 11 C 11/34

301 E

審査請求 未請求 請求項の数 3 (全9頁)

60発明の名称 半導体メモリ

> ②特 顧 昭63-153851

②出 願 昭63(1988)6月22日

⑫発 明 者 大 畠 暋 --

千葉県茂原市早野3681番地 日立デバイスエンジニアリン

グ株式会社内

加発 明 者 uli 🗆 邦 彦 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

勿出 顋 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

勿出 顋 人 日立デバイスエンジニ アリング株式会社

千葉県茂原市早野3681番地

弁理士 磯村 雅俊

四代 理 人 最終頁に続く

明細鹤

- 1. 発明の名称 半導体メモリ
- 2. 特許額求の筬頭
 - 1. 分割された複数のセルアレーを有する半弱体 メモリにおいて、該分別されたセルアレーを跨 いだ駆励線を介して複数個の行/列ドライバに 接続され、かつ該行/列ドライバを駆励するた めの行/列デコーダを設け、跛行/列ドライバ は、それぞれトランジスタのコレクタに負荷を、 ベースにパイアス電源を、エミッタにパイアス 電流源とアドレス信号に応じて該トランジスタ の駆励電流を切り換える上記行/列デコーダを、 3.発明の詳細な説明 それぞれ接触し、跛トランジスタのコレクタか ら取り出した倡号により、該負荷の両側に接続 されたセルアレーを駆動することを特徴とする 半脳体メモリ。
- 2. 上配各行/列ドライバのトランジスタは、モ れぞれベースを共通に接続して、該ベースを接

疑した共通接 破級の各ペース位 図での 図位降下 が、各トランジスタのエミッタを共盗に捻紋し た共通接線線の各エミッタ位回での電位降下に 等しくなるように、上記ペース共過按説線に包 流を流すことを特徴とする特許額水の箆囲第1 項記録の半駆体メモリ。

- 3. 上記各行/列デコーダは、複数個のラッチ回 路を倒え、該ラッチ回路のうち1つのラッチを、 **构成するトランジスタのコレクタに行/列ドラ** イバ駆勁線を接続し、制御倡号により上記ラッ ・チョ路のラッチ頭作を切り換えると同時に駆動 電流を切り換えることを特徴とする特許組求の 馆囲第1項または第2項記録の半導体メモリ。

(産 終上の利用分野)

本兜明は、半耶体メモリに関し、特にワード線、 ピット線を分割してもチップ面積を増大させず、 高類粒化および高速化が可能なパイポーラメモリ に関するものである。

〔従来の技術〕

バイポーラメモリの高類稅化に伴って、ワード 線、ビット線、負荷容量および配線抵抗を低級す るため、セルアレーを分割する必要が生じてくる。 従来、このようなセルアレーの分割に関する文 献としては、例えば、『アイ・イー・イー・インターナショナル・ソリッドステートサーキッツ・ コンファレンス』(IEEE International Solid State Circuits Conference 1987 pp130~131)に配銀された方法が知られている。

第10図は、従来のセルアレーの分割方法を示す 構成図であり、第11図は、分割されない前のセルアレーの解成図である。

ここでは、ワード線を2分割、ピット線を2分割して、セルアレーを4分割した船成が示されている。

第11図に示すように、分割する前の状縁では、 セルアレーCA1の投面に行デコーダ X D E C 1 と行ドライバ X D 1 が付加され、セルアレーCA 1の綴面に列デコーダ Y D E C 1と列ドライバ Y D 1 が付加されている。

ピット線を4分割することにより、セルアレーを 16分別している。第12回において、CA1~ CA16は分割されたセルアレー、XDEC1~ XDEC8は行デコーダ、YDEC1~YDEC 8は列デコーダ、 XD1~XD16は行ドライバ、 YD1~YD16は列ドライバである。 従来の狩 え方では、前述のように、1つのデコーダでは2 つのセルアレーしか駆励することができないため、 第12関に示すように、行方向、列方向にデコー ダを2組ずつ配置する必要があった。その絶界、 第12図のセルアレーの面殺は、第10図のセル アレーの4分割の場合に比べて、チップ面殻が大 切に増加していた。また、チップ上の刻れた母所 にある2つのデコーダに佰号を供給する必要があ るため、辺延時間が増大するという問題があり、 この退延をなくすか、あるいは風縮したいという 叔 思があった。

本発明の目的は、このような従来の級風を俘決 し、ワード級あるいはピット級を複風個に分割し ても、チップ面積をそれほど増加させず、かつ分 第10図において、CA1~CA4はセルアレー、XDEC1~XDEC2は行デコーダ、XDIへXDEC2は行デコーダ、XDI~XD 4は行ドライバ、YD1~YD4は列ドライバでもある。デコーダの配置を対感して、デコーダをセルアレーの中央部に配置することにより、1つのサマンーのの分割されたセルアレーを駆びている。これによって、第11図にレチップのひている。これによって、第11図にビチップ面を行わない場合と、第11図にビチップ面を行わない場合と、第11図にビチップ面をで、セルアレーを4分割することができ、アード線の負荷容量とび配線抵抗を1/2に低減させることが可能である。

[発明が解決しようとする誤題]

このように、従来、提案されているセルアレー の分割は、4分割までであって、ワード線あるい はビット線の分割数を4以上にすることは全く労 えられていなかった。

第12 図は、従来の方法によりセルアレーを16 分割した場合の根成図である。

すなわち、この恐合には、ワード娘を4分割、

割に停う倡导の退延時間を短顧できる半導体メモ リを提供することにある。

[級題を解決するための手段]

上記目的を遊成するため、本発明の半導体メモ りは、分割された複数のセルアレーを有する半導 体メモリにおいて、跛分割されたセルアルーを跨 いだ駆動娘を介して複数個の行/列ドライバに接 娘され、かつ旅行/列ドライバを駆動するための 行/列デコーダを設け、跛行/列ドライバは、そ れぞれトランジスタのコレクタに負荷を、ベース にパイアス電源を、エミッタにパイアス電流源と アドレス倡号に応じて舷トランジスタの駆動電流 を切り換える上記行/列デコーダを、それぞれ接 **絞し、粒トランジスタのコレクタから取り出した** 倡身により、跛負荷の両側に接続されたセルアレ - を駆励することに特徴がある。また、上記各行 ノ列ドライバのトランジスタは、それぞれペース を共通に接続して、紋ベースを接続した共通接続 想の各ペース位配での電位降下が、各トランジス タのエミッタを共通に接続した共通接線線の各工

ミッタ位置での電位降下に等しくなるように、上記ベース共通接線級に電流を流すことにも特徴がある。さらに、上記各行/列デコーダは、複数個のラッチ回路を備え、該ラッチ回路のうち1つのラッチを解成するトランジスタのコレクタに行ん列ドライバ駆動線を接破し、制御信号により上配列ドライバ駆動線を接破し、制御信号により上駆動電流を切り換えることにも特徴がある。

〔作 用〕

本犯明においては、1つのデコーダで2つ以上面でセルアレーを駆励できるようにして設めのトランにを放ける。すなわち、複数のエミッタを共通に接続して、このデコーダがアドレスのほうのではながアドレスタの駆動を切りした。カランジスタの即動する。ならのより、トランジスタでのより、より、により、ドランジスタでのようとにより、ドライバを駆動するのである。このために、デコーダーを取ります。このために、デコーダーを取ります。このために、デコーダーを取ります。このために、デコーダーを取ります。このために、デコーダーを取ります。このために、デコーダーを取ります。このでは、デコーダーを取ります。このでは、デコーダーを取ります。このでは、1つのデコーダーを取ります。このでは、1つのデコーダーを取ります。このでは、1つのデコーダーを取ります。このでは、1つのデコーダーを取ります。このでは、1つのデコーダーを取ります。1つのデコーダーを取ります。このでは、1つのデコーダーを取ります。1つのデコーダーを取ります。1つのデコーダーを取ります。1つのデコーダーを取ります。1つのデコーダーを取ります。1つのデコーダーを取ります。1つのデコーダーを取ります。1つのデコーダーを取ります。1つのデコーダーを取ります。1つのデコーダーを取ります。1つのデコーダーを取りまするようには、1つのデコーダーを取ります。1つのデコーダーを取ります。1つのデコーダーを取ります。1つのデコーダーを取ります。1つのデコーダーを取ります。1つのデコーダーを取ります。1つのデコーダーを取ります。1つのデコーを取ります。1つのデコーを取ります。1つのデオーを取ります。1つのデコーを取ります。1つのデオーを取りまする。1つのデオーを取りまするます。1つのデオーを取りまするます。1つのでは、

はメモリセルである.

行デコーダXDEC1をチップの中央部に配図 し、行デコーダスDEC1と行ドライパスD1。 XD2間の配線を、セルアレーCA2, CA3上 を通して行う。以下、このセルアレー上の配総を、 行ドライバ駆励線と呼ぶ。行デコーダスDEC1 は、選択状態の行ドライバには壓勁包流を流さず に、非辺択状態の行ドライバには駆励電流を流す ように設計しておく。さらに、行ドライバ用駆動 電流が2つの行ドライバスD1, XD2に1/2 ずつ流れるように、トランジスタQ11,Q21 のペースをパイアスしておく。つまり、両トラン ジスタQ11,Q21のベースには、定電圧が披 娘されている。また、行ドライバスD1は、ペー ス接地されたトランジスタQ11と、トランジス タQ11をパイアスする妃流滅Ⅰ1.1と、トランジ スタQ11のコレクタに披貌された負荷抵抗R11 と、トランジスタQ11のコレクタから俗号を取 り出して、ワード線W1を駆励するためのダーリ ントン回路 (トランジスタQ12, Q13, 抵抗

とドライバ間の 印線による遅延は、 殆んど生じない。 これにより、 アレー分割を行っても、 チップ 面積の増加は 殆んどなく、 かつ 高速 助作が可能である。

(実施例)

以下、本発明の実施例を、図面により詳細に説明する。

第1 図は、本発明の第1 の実施例を示すバイポーラメモリの似成図である。

第1図では、セルアレーをワード方向に4分額 した場合であって、1つの行デコーダで4分割されたセルアレーをデコードし、2つの行ドライバ でこれら4個のセルアレーを駆動している。ここ では、行デコーダ X D B C 1 と行ドライバ X D 1 , X D 2 を示すのみで、列デコーダと列ドライバは 図示省略されているが、全く同じようにして分割 できる。

第1図において、 $CA1 \sim CA4$ はセルアレー、 $XD1 \sim XD2$ は行ドライバ、XDEC1は行デコーダ、 $W1 \sim W4$ はワード線、 $C11 \sim C4$ n

R12)とを個えている。行ドライバスD1が辺 択されたときには、行デコーダスDEC1から駆 効電流が供給されないため、トランジスタQ11 に流れる電流は、バイアス電流源Iniによる電流 Inianのみであり、辺択時のワード線の電位は次 式で表わされる。

- R 1 1 × I
$$_{\text{bias}}$$
 - V $_{\text{BB}}$ (Q12) + V $_{\text{BB}}$ (Q13) (1)

一方、行ドライバ X D 1 が Ω 択されないときには、行デコーダ X D E C 1 から 駆 励 電流 I_{xo} が 供給される。この 駆 励 電流 は、トランジスタ Q 1 1 , Q 2 1 から 1 / 2 ずつ分流するので、トランジスタ Q 1 1 に流れる 電流 は、 I_{bias} + (1 / 2) I_{xo} であり、非 Ω 択時の ワード線の Ω 位 は 次式 で 表わされる。

- R 1 1 × (
$$I_{b1ac}$$
 + (1 / 2) I_{x0})
- V_{BE} (Q12) - V_{BE} (Q13)
. (2)

これにより、行デコーダスDEC1の趣助電流により、ワード線の選択・非選択の切り換えが行

われることがわかる。

また、トランジスタQ11のエミッタの電位は、 辺択時には、 $V_{B}-V_{BE}(Q11:$ 辺択)であり、非 辺択時には、 $V_{B}-V_{BE}(Q11:$ 辺択)となる。 ここで、 V_{B} はトランジスタQ11のベース電位、 $V_{BE}(Q11:$ 辺択)はトランジスタQ11の選択 時の $V_{BE}($ つまり、ベースエミッタ間電圧)、 $V_{BE}($ Q11: 非選択)はトランジスタQ11の非辺択 時の V_{BE} である。 従って、トランジスタQ11の エミッタの駆動扱幅は、次式で扱わされる。

$$V_{BE}(Q11: 迈択) - V_{BE}(Q11: 非辺択)$$

 $=\frac{kT}{q} 1 n \frac{I_{bias} + I_{zo} \times \frac{1}{2}}{I_{bias}} \cdot \cdot \cdot \cdot (3)$

ここで、 k はポルツマン定数、 T はジャンクション温度、 q は電子の電荷量である。

例えば、T=50℃、 $I_{bias}=(1/20)I_{xn}$ の時には、駆動振幅は約67m V と非常に小さな値となる。これにより、負荷の重い行ドライバ駆動線を高速に駆動することができる。

このように、本実施例では、小さなチップ面積

セルアレーを8分割した均合を示している。

行ドライバXD1~XD4および行デコーダX DEC1の破線で囲まれた部分の构成は、第1図 と同じであるので記録を省唱する。

本実施例では、行ドライバXD1~XD4の配 級抵抗による電位降下を補償するため、トランジ スタQ11, Q21, Q31, Q41のペースを 共通に接続し、電流源I51によりベース間の配 娘に冠流を流す。トランジスタQ51は、トラン ジスタQ11, Q21, Q31, Q41のペース にパイアス選圧を与えるために設けてある。行ド ライバ駆動線の電位降下に応じて、電流源 I 5 1 および抵抗R13, R23, R33, R43の値 を盗当に設計することにより、ペース間迅線の電 位降下と行ドライバ駆励級の遺位降下を等しくす ることができる。これによって、砲線抵抗による 電位降下を補償することができ、その結果、トラ ンジスタQ11, Q21, Q31, Q41に行ド ライバの駆励電流を等しく分流させることが可能 である.

でアレー分割を行うことが可能であり、かつアレー分割を行ったことにより生じる借号の遅延時間を最小に抑えることができる。なお、第1の実施例では、ダーリントン回路でワード線を駆励しているが、ワード線の負荷が軽い場合には、エミッタホロワ回路で駆励することも可能である。

ところで、本実施例では、行ドライバ X D 1 , X D 2 の駆動電流をエミッタを共通に接続したベース接地型トランジスタ (第 1 図の Q 1 1 , Q 2 1) に等しく流す必要がある。しかし、集程度が上るに伴って、行ドライバ駆動線は長くなるので、配線抵抗によりベース接地トランジスタ間の分流にアンバランスが生じることが予想される。

第2図は、本発明の第2の実施例を示すバイポーラメモリの相成図である。この実施例では、行ドライバ駆励線に流れる電流値のアンバランスに対する処図を施こしている。

第2図において、CA1~CA8はセルアレー、 XD1~XD4は行ドライバ、XDEC1は行デ コーダ、W1~W8はワード線であり、ここでは

第3因は、本発明の第3の実施例を示すバイポーラメモリの要部組成図である。

第3 図においても、第2 図に示すメモリと同じように、複数のペース接地トランジスタに流れる 行ドライバ駆動電流を等しくする。

第3図では、ベース接地トランジスタQ11の エミッタに抵抗R14を直列に接続して、その抵 抗R14の他端に行ドライバ駆助線を接続してい る。これによって、トランジスタQ11の行ドラ イバ駆励線から見たインピーダンスが大きくなる ため、電位降下により行ドライバ駆励線に賃むる ため、できる。すなわち、健位降下が生じても、ベ ース接地トランジスタ間の分流のアンバランスを 小さくすることが可能である。

第4図は、本発明の第4の実施例を示すバイポーラメモリの要無線成図である。

第4 図においても、複数のベース接地トランジスタに流れる行ドライバ駆動電流にアンバランスが生じても、ワード線電位のクランプ用トランジ

スタQ14を設けることにより、ワード線壓助俗 号の低レベルを一定にすることが可能である。

すなわち、第4図では、トランジスタQ11に 流れる電流が減少しても、ワード線駆動倡身の低 レベルが上昇しないように、負荷抵抗R11を大 きめの値に設計しておく。さらに、トランジスタ Q14により、低レベルが所望の電位になるよう にクランプする。これによって、行ドライバ駆励 線の砲線抵抗による行ドライバ駆励留けの低レベル ランスが生じても、ワード線駆励倡身の低レベル を一定にすることが可能である。

第5回,第6回および第7回は、それぞれ本発明の第5、第6、第7の実施例を示すパイポーラメモリのデコーダの要部柗成図である。

第5図は、メモリ中のデコーダの构成を示しており、ワイアードオア形デコーダを適用した場合を示している。すなわち、このデコーダは、行ドライバ駆助線に接続されたトランジスタQ61、Q62、Q63および各トランジスタのエミッタに接続された定図流源I61を卸えている。トラ

第6 国では、トランジスタゲート形デコーダを 適用した場合が示されている。

第7図には、ショットキパリアダイオード (以

ンジスタQ61,Q62のベースには、アドレス バッファ出力をワイアードオアした信号が入力される。

第13図は、第5図のさらに詳細なデコーダお よびアドレスバッファの視成図であり、デコード 数16の場合を示している。

4 個のアドレスパッファA0~A3が設けられ、それぞれ2本の正出力と2本の反転出力が4本の共通線に1本ずつ接続されており、これら4本の共通線がワイアードオアされた出力線となっている。4本の共通線のうち、3本がハイレベルに、1本がローレベルになっており、いま第13回に示すように、トランジスタQ61とQ62のベースに接続された共通線が両方ともローレベルLの母合に、両トランジスタQ61,Q62は非導通となるので、行ドライバ駆励線には電流が流れず、その行ドライバを選択したことになる。

トランジスタQ63のベースには、参照電位 Vasが印加される。電流源I61は、ドライバの 駆励電流を供給する。トランジスタQ61.Q62

下、SBDと記す)形デコーダを適用した場合のの示コーダの観成は、第6図のマルチエミッタトランジスタQ64を、ショフではなったものである。すなわち、SBDの婚子ものである。すなわち、SBDの婚子ものである。すなわち、SBDが超過して抵抗していたないとなれば、そのBDが超過してが通りでは、から行デコーダ駆動機にはでかいて、いずれのSBDも認過しないので、行ドライバが超択されたことになる。

S B D の接合容量は、トランジスタの接合容量 よりも小さいため、第6 図のデコーダよりもさら に高速助作が期待できる。

第8図および第9図は、本発明の第8、第9の 突筋例を示すパイポーラメモリの裏部构成図であ る。一般に、メモリのサイクル時間の高速化の手 法として、メモリ内の回路にラッチ回路を設け、 パイプライン効作をさせる方法がある。第8図の 回路では、このパイプライン助作のメモリにも遊 用できるようにしている。

第5図のワイアードオア形デコーダにラッチ回 路を設けた例が示される。すなわち、側御倡号C 工化により、2つのカレントスイッチ(トランジ スタQ61、Q62、Q63からなるカレントス イッチおよびトランジスタQ65、Q66からな るカレントスイッチ)を切り換えることにより、 ラッチ効作を行う。つまり、CLKが低レベルの ときには、トランジスタQ67が脳遜し、トラン ジスタQ61.Q62.Q63からなるカレント スイッチが駆動されて、アドレス倡号に応じて行 ドライバ駆動線に駆励電流を流す。一方、CLK が高レベルのときには、トランジスタQ68が寝 通し、トランジスタQ65, Q66からなるカレ ントスイッチが駆励される。このとをには、トラ ンジスタQ61、Q62、Q63からなるカレン トスイッチは駆励されていないので、アドレス倡 号が変化しても、この回路はCLKが高レベルに なる前の状態を保持することができる。すなわち、 パイプライン網御では、予め先行する勁作を行ってラッチ回路にその値をラッチしておき、次のサイクルになるまではその値を受け付けないようにする必要がある。第8図の回路では、パイプライン勁作のメモリにおいて、アレーの分割数を増加しても、チップ面积の増加を抑えることができ、小チップ面积で高速サイクル動作が可能なメモリを実現できる。

第9 図においても、第5 図のワイアードオア形デコーダにラッチ回路を設けた例が示されている。この回路では、トランジスタQ 6 5 、Q 6 6 からなるカレントスイッチを抵抗 R 6 2 を 行ドライが 医功 級と同じ 配位に バイアスする ために 設けられる。 本実施例では、 差 効 佰号を 用いる ために 低級 ほ化が可能であり、トランジスタQ 6 5 、Q 6 6 からなるカレントスイッチの 高速 動作が 期待でき

その結果、ラッチ助作に必要な制御倡号でして

のパルス領を小さくすることができるので、第8 図の場合よりも、さらにサイクル時間の高遠化を 期待できる。

なお、第8図、第9図の回路は、メモリ・アドレス信号の若干のずれをタイミング制御により補正する場合にも適用することができる。

第14図は、メモリアドレス個号のずれを補正 する場合の説明図である。

(a)に示すように、アドレスパッファからメモリにアドレス信号を入力する場合、配線の長さによって、各信号には位相差が生じ、(b)に示すように、t。のずれが生じたときには、ラッチ国路にラッチする時刻をCLK制御信号で制御することにより、これを補正することができる。

なお、全ての実施例では、行デコーダと行ドライバに適用された場合について述べたが、これらの実施例は全て列デコーダと列ドライバにも適用できるのは勿急である。

(発明の効果)

以上説明したように、本発明によれば、ワード

ぬあるいはピット協の分割設を4以上に増加しても、1つのデコーダで4個以上のアレーを駆動で むるので、チップ面積の増加を抑えることができ、 しかも高速効作が可能な半心体メモリを実現する ことができる。

4. 図面の簡単な説明


形デコーダの詳細構成図、第14図は第8図と第 9・図の応用例を示すタイミング補正回路の説明図 である。

CA1~CA8:セルアレー、XD1~XD4: 行ドライバ、XDEC1:行デコーダ、W1~W4: ワード線、C11~C4n:メモリセル、Q11, 12,13,14,61,62,63,65,66,67, 68:パイポーラトランジスタ、R11,12, 61,62,63:抵抗、I₁₁,I₁₁,I₁₁;電 流滅、D61,62,63:ショットキバリアダ イオード、Q64:マルチエミッタトランジスタ。


特許出願人 株式会社 日立 製作 所(ほか1名) 代 理 人 弁 理 士 祿 村 雅 俊之神 宗 日中 理

弦

吳




-669-



-

07/21/2003, EAST Version: 1.03.0002



第1頁の続き
②発 明 者 金 谷 一 男 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内
②発 明 者 南 部 博 昭 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内